mirror of
https://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git
synced 2026-05-20 01:44:11 -04:00
arm64: dts: qcom: sar2130p: add display nodes
Add display controller, two DSI hosts, two DSI PHYs and a single DP controller. Link DP to the QMP Combo PHY. Signed-off-by: Dmitry Baryshkov <dmitry.baryshkov@linaro.org> Link: https://lore.kernel.org/r/20250308-sar2130p-display-v1-10-1d4c30f43822@linaro.org Signed-off-by: Bjorn Andersson <andersson@kernel.org>
This commit is contained in:
Dmitry Baryshkov
committed by
Bjorn Andersson
Bjorn Andersson
parent
b20bb72660
commit
541d0b2f4d
@@ -6,6 +6,7 @@
|
|||||||
#include <dt-bindings/clock/qcom,rpmh.h>
|
#include <dt-bindings/clock/qcom,rpmh.h>
|
||||||
#include <dt-bindings/clock/qcom,sar2130p-gcc.h>
|
#include <dt-bindings/clock/qcom,sar2130p-gcc.h>
|
||||||
#include <dt-bindings/clock/qcom,sar2130p-gpucc.h>
|
#include <dt-bindings/clock/qcom,sar2130p-gpucc.h>
|
||||||
|
#include <dt-bindings/clock/qcom,sm8550-dispcc.h>
|
||||||
#include <dt-bindings/clock/qcom,sm8550-tcsr.h>
|
#include <dt-bindings/clock/qcom,sm8550-tcsr.h>
|
||||||
#include <dt-bindings/dma/qcom-gpi.h>
|
#include <dt-bindings/dma/qcom-gpi.h>
|
||||||
#include <dt-bindings/interconnect/qcom,icc.h>
|
#include <dt-bindings/interconnect/qcom,icc.h>
|
||||||
@@ -1915,6 +1916,7 @@ port@2 {
|
|||||||
reg = <2>;
|
reg = <2>;
|
||||||
|
|
||||||
usb_dp_qmpphy_dp_in: endpoint {
|
usb_dp_qmpphy_dp_in: endpoint {
|
||||||
|
remote-endpoint = <&mdss_dp0_out>;
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
@@ -2012,6 +2014,398 @@ usb_1_dwc3_ss: endpoint {
|
|||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
mdss: display-subsystem@ae00000 {
|
||||||
|
compatible = "qcom,sar2130p-mdss";
|
||||||
|
reg = <0x0 0x0ae00000 0x0 0x1000>;
|
||||||
|
reg-names = "mdss";
|
||||||
|
|
||||||
|
interrupts = <GIC_SPI 83 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
interrupt-controller;
|
||||||
|
#interrupt-cells = <1>;
|
||||||
|
|
||||||
|
clocks = <&dispcc DISP_CC_MDSS_AHB_CLK>,
|
||||||
|
<&gcc GCC_DISP_AHB_CLK>,
|
||||||
|
<&gcc GCC_DISP_HF_AXI_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_MDP_CLK>;
|
||||||
|
|
||||||
|
resets = <&dispcc DISP_CC_MDSS_CORE_BCR>;
|
||||||
|
|
||||||
|
power-domains = <&dispcc MDSS_GDSC>;
|
||||||
|
|
||||||
|
interconnects = <&mmss_noc MASTER_MDP QCOM_ICC_TAG_ACTIVE_ONLY
|
||||||
|
&mc_virt SLAVE_EBI1 QCOM_ICC_TAG_ACTIVE_ONLY>,
|
||||||
|
<&gem_noc MASTER_APPSS_PROC QCOM_ICC_TAG_ACTIVE_ONLY
|
||||||
|
&config_noc SLAVE_DISPLAY_CFG QCOM_ICC_TAG_ACTIVE_ONLY>;
|
||||||
|
interconnect-names = "mdp0-mem", "cpu-cfg";
|
||||||
|
|
||||||
|
iommus = <&apps_smmu 0x2000 0x402>;
|
||||||
|
|
||||||
|
#address-cells = <2>;
|
||||||
|
#size-cells = <2>;
|
||||||
|
ranges;
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
|
||||||
|
mdss_mdp: display-controller@ae01000 {
|
||||||
|
compatible = "qcom,sar2130p-dpu";
|
||||||
|
reg = <0x0 0x0ae01000 0x0 0x8f000>,
|
||||||
|
<0x0 0x0aeb0000 0x0 0x2008>;
|
||||||
|
reg-names = "mdp",
|
||||||
|
"vbif";
|
||||||
|
|
||||||
|
interrupt-parent = <&mdss>;
|
||||||
|
interrupts = <0>;
|
||||||
|
|
||||||
|
clocks = <&gcc GCC_DISP_AHB_CLK>,
|
||||||
|
<&gcc GCC_DISP_HF_AXI_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_AHB_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_MDP_LUT_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_MDP_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_VSYNC_CLK>;
|
||||||
|
clock-names = "bus",
|
||||||
|
"nrt_bus",
|
||||||
|
"iface",
|
||||||
|
"lut",
|
||||||
|
"core",
|
||||||
|
"vsync";
|
||||||
|
|
||||||
|
power-domains = <&rpmhpd RPMHPD_MMCX>;
|
||||||
|
|
||||||
|
assigned-clocks = <&dispcc DISP_CC_MDSS_VSYNC_CLK>;
|
||||||
|
assigned-clock-rates = <19200000>;
|
||||||
|
|
||||||
|
operating-points-v2 = <&mdp_opp_table>;
|
||||||
|
|
||||||
|
ports {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
port@0 {
|
||||||
|
reg = <0>;
|
||||||
|
|
||||||
|
dpu_intf1_out: endpoint {
|
||||||
|
remote-endpoint = <&mdss_dsi0_in>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
port@1 {
|
||||||
|
reg = <1>;
|
||||||
|
|
||||||
|
dpu_intf2_out: endpoint {
|
||||||
|
remote-endpoint = <&mdss_dsi1_in>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
port@2 {
|
||||||
|
reg = <2>;
|
||||||
|
|
||||||
|
dpu_intf0_out: endpoint {
|
||||||
|
remote-endpoint = <&mdss_dp0_in>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
mdp_opp_table: opp-table {
|
||||||
|
compatible = "operating-points-v2";
|
||||||
|
|
||||||
|
opp-200000000 {
|
||||||
|
opp-hz = /bits/ 64 <200000000>;
|
||||||
|
required-opps = <&rpmhpd_opp_low_svs>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-325000000 {
|
||||||
|
opp-hz = /bits/ 64 <325000000>;
|
||||||
|
required-opps = <&rpmhpd_opp_svs>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-514000000 {
|
||||||
|
opp-hz = /bits/ 64 <514000000>;
|
||||||
|
required-opps = <&rpmhpd_opp_turbo>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
mdss_dp0: displayport-controller@ae90000 {
|
||||||
|
compatible = "qcom,sar2130p-dp",
|
||||||
|
"qcom,sm8350-dp";
|
||||||
|
reg = <0x0 0xae90000 0x0 0x200>,
|
||||||
|
<0x0 0xae90200 0x0 0x200>,
|
||||||
|
<0x0 0xae90400 0x0 0xc00>,
|
||||||
|
<0x0 0xae91000 0x0 0x400>,
|
||||||
|
<0x0 0xae91400 0x0 0x400>;
|
||||||
|
interrupt-parent = <&mdss>;
|
||||||
|
interrupts = <12>;
|
||||||
|
clocks = <&dispcc DISP_CC_MDSS_AHB_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_DPTX0_AUX_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_DPTX0_LINK_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_DPTX0_LINK_INTF_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_DPTX0_PIXEL0_CLK>;
|
||||||
|
clock-names = "core_iface",
|
||||||
|
"core_aux",
|
||||||
|
"ctrl_link",
|
||||||
|
"ctrl_link_iface",
|
||||||
|
"stream_pixel";
|
||||||
|
|
||||||
|
assigned-clocks = <&dispcc DISP_CC_MDSS_DPTX0_LINK_CLK_SRC>,
|
||||||
|
<&dispcc DISP_CC_MDSS_DPTX0_PIXEL0_CLK_SRC>;
|
||||||
|
assigned-clock-parents = <&usb_dp_qmpphy QMP_USB43DP_DP_LINK_CLK>,
|
||||||
|
<&usb_dp_qmpphy QMP_USB43DP_DP_VCO_DIV_CLK>;
|
||||||
|
|
||||||
|
phys = <&usb_dp_qmpphy QMP_USB43DP_DP_PHY>;
|
||||||
|
phy-names = "dp";
|
||||||
|
|
||||||
|
#sound-dai-cells = <0>;
|
||||||
|
|
||||||
|
operating-points-v2 = <&dp_opp_table>;
|
||||||
|
power-domains = <&rpmhpd RPMHPD_MMCX>;
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
|
||||||
|
ports {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
port@0 {
|
||||||
|
reg = <0>;
|
||||||
|
|
||||||
|
mdss_dp0_in: endpoint {
|
||||||
|
remote-endpoint = <&dpu_intf0_out>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
port@1 {
|
||||||
|
reg = <1>;
|
||||||
|
|
||||||
|
mdss_dp0_out: endpoint {
|
||||||
|
remote-endpoint = <&usb_dp_qmpphy_dp_in>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
dp_opp_table: opp-table {
|
||||||
|
compatible = "operating-points-v2";
|
||||||
|
|
||||||
|
opp-162000000 {
|
||||||
|
opp-hz = /bits/ 64 <162000000>;
|
||||||
|
required-opps = <&rpmhpd_opp_low_svs_d1>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-270000000 {
|
||||||
|
opp-hz = /bits/ 64 <270000000>;
|
||||||
|
required-opps = <&rpmhpd_opp_low_svs>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-540000000 {
|
||||||
|
opp-hz = /bits/ 64 <540000000>;
|
||||||
|
required-opps = <&rpmhpd_opp_svs_l1>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-810000000 {
|
||||||
|
opp-hz = /bits/ 64 <810000000>;
|
||||||
|
required-opps = <&rpmhpd_opp_nom>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
mdss_dsi0: dsi@ae94000 {
|
||||||
|
compatible = "qcom,sar2130p-dsi-ctrl",
|
||||||
|
"qcom,mdss-dsi-ctrl";
|
||||||
|
reg = <0x0 0x0ae94000 0x0 0x400>;
|
||||||
|
reg-names = "dsi_ctrl";
|
||||||
|
|
||||||
|
interrupt-parent = <&mdss>;
|
||||||
|
interrupts = <4>;
|
||||||
|
|
||||||
|
clocks = <&dispcc DISP_CC_MDSS_BYTE0_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_BYTE0_INTF_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_PCLK0_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_ESC0_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_AHB_CLK>,
|
||||||
|
<&gcc GCC_DISP_HF_AXI_CLK>;
|
||||||
|
clock-names = "byte",
|
||||||
|
"byte_intf",
|
||||||
|
"pixel",
|
||||||
|
"core",
|
||||||
|
"iface",
|
||||||
|
"bus";
|
||||||
|
|
||||||
|
power-domains = <&rpmhpd RPMHPD_MMCX>;
|
||||||
|
|
||||||
|
assigned-clocks = <&dispcc DISP_CC_MDSS_BYTE0_CLK_SRC>,
|
||||||
|
<&dispcc DISP_CC_MDSS_PCLK0_CLK_SRC>;
|
||||||
|
assigned-clock-parents = <&mdss_dsi0_phy 0>,
|
||||||
|
<&mdss_dsi0_phy 1>;
|
||||||
|
|
||||||
|
operating-points-v2 = <&mdss_dsi_opp_table>;
|
||||||
|
|
||||||
|
phys = <&mdss_dsi0_phy>;
|
||||||
|
phy-names = "dsi";
|
||||||
|
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
|
||||||
|
ports {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
port@0 {
|
||||||
|
reg = <0>;
|
||||||
|
mdss_dsi0_in: endpoint {
|
||||||
|
remote-endpoint = <&dpu_intf1_out>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
port@1 {
|
||||||
|
reg = <1>;
|
||||||
|
mdss_dsi0_out: endpoint {
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
mdss_dsi_opp_table: opp-table {
|
||||||
|
compatible = "operating-points-v2";
|
||||||
|
|
||||||
|
opp-187500000 {
|
||||||
|
opp-hz = /bits/ 64 <187500000>;
|
||||||
|
required-opps = <&rpmhpd_opp_low_svs>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-300000000 {
|
||||||
|
opp-hz = /bits/ 64 <300000000>;
|
||||||
|
required-opps = <&rpmhpd_opp_svs>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-358000000 {
|
||||||
|
opp-hz = /bits/ 64 <358000000>;
|
||||||
|
required-opps = <&rpmhpd_opp_nom>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
mdss_dsi0_phy: phy@ae95000 {
|
||||||
|
compatible = "qcom,sar2130p-dsi-phy-5nm";
|
||||||
|
reg = <0x0 0x0ae95000 0x0 0x200>,
|
||||||
|
<0x0 0x0ae95200 0x0 0x280>,
|
||||||
|
<0x0 0x0ae95500 0x0 0x400>;
|
||||||
|
reg-names = "dsi_phy",
|
||||||
|
"dsi_phy_lane",
|
||||||
|
"dsi_pll";
|
||||||
|
|
||||||
|
clocks = <&dispcc DISP_CC_MDSS_AHB_CLK>,
|
||||||
|
<&rpmhcc RPMH_CXO_CLK>;
|
||||||
|
clock-names = "iface", "ref";
|
||||||
|
|
||||||
|
#clock-cells = <1>;
|
||||||
|
#phy-cells = <0>;
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
|
||||||
|
mdss_dsi1: dsi@ae96000 {
|
||||||
|
compatible = "qcom,sar2130p-dsi-ctrl",
|
||||||
|
"qcom,mdss-dsi-ctrl";
|
||||||
|
reg = <0x0 0x0ae96000 0x0 0x400>;
|
||||||
|
reg-names = "dsi_ctrl";
|
||||||
|
|
||||||
|
interrupt-parent = <&mdss>;
|
||||||
|
interrupts = <5>;
|
||||||
|
|
||||||
|
clocks = <&dispcc DISP_CC_MDSS_BYTE1_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_BYTE1_INTF_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_PCLK1_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_ESC1_CLK>,
|
||||||
|
<&dispcc DISP_CC_MDSS_AHB_CLK>,
|
||||||
|
<&gcc GCC_DISP_HF_AXI_CLK>;
|
||||||
|
clock-names = "byte",
|
||||||
|
"byte_intf",
|
||||||
|
"pixel",
|
||||||
|
"core",
|
||||||
|
"iface",
|
||||||
|
"bus";
|
||||||
|
|
||||||
|
power-domains = <&rpmhpd RPMHPD_MMCX>;
|
||||||
|
|
||||||
|
assigned-clocks = <&dispcc DISP_CC_MDSS_BYTE1_CLK_SRC>,
|
||||||
|
<&dispcc DISP_CC_MDSS_PCLK1_CLK_SRC>;
|
||||||
|
assigned-clock-parents = <&mdss_dsi1_phy 0>,
|
||||||
|
<&mdss_dsi1_phy 1>;
|
||||||
|
|
||||||
|
operating-points-v2 = <&mdss_dsi_opp_table>;
|
||||||
|
|
||||||
|
phys = <&mdss_dsi1_phy>;
|
||||||
|
phy-names = "dsi";
|
||||||
|
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
|
||||||
|
ports {
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
port@0 {
|
||||||
|
reg = <0>;
|
||||||
|
mdss_dsi1_in: endpoint {
|
||||||
|
remote-endpoint = <&dpu_intf2_out>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
port@1 {
|
||||||
|
reg = <1>;
|
||||||
|
mdss_dsi1_out: endpoint {
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
mdss_dsi1_phy: phy@ae97000 {
|
||||||
|
compatible = "qcom,sar2130p-dsi-phy-5nm";
|
||||||
|
reg = <0x0 0x0ae97000 0x0 0x200>,
|
||||||
|
<0x0 0x0ae97200 0x0 0x280>,
|
||||||
|
<0x0 0x0ae97500 0x0 0x400>;
|
||||||
|
reg-names = "dsi_phy",
|
||||||
|
"dsi_phy_lane",
|
||||||
|
"dsi_pll";
|
||||||
|
|
||||||
|
clocks = <&dispcc DISP_CC_MDSS_AHB_CLK>,
|
||||||
|
<&rpmhcc RPMH_CXO_CLK>;
|
||||||
|
clock-names = "iface", "ref";
|
||||||
|
|
||||||
|
#clock-cells = <1>;
|
||||||
|
#phy-cells = <0>;
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
dispcc: clock-controller@af00000 {
|
||||||
|
compatible = "qcom,sar2130p-dispcc";
|
||||||
|
reg = <0x0 0x0af00000 0x0 0x20000>;
|
||||||
|
clocks = <&rpmhcc RPMH_CXO_CLK>,
|
||||||
|
<&rpmhcc RPMH_CXO_CLK_A>,
|
||||||
|
<&gcc GCC_DISP_AHB_CLK>,
|
||||||
|
<&sleep_clk>,
|
||||||
|
<&mdss_dsi0_phy 0>,
|
||||||
|
<&mdss_dsi0_phy 1>,
|
||||||
|
<&mdss_dsi1_phy 0>,
|
||||||
|
<&mdss_dsi1_phy 1>,
|
||||||
|
<&usb_dp_qmpphy QMP_USB43DP_DP_LINK_CLK>,
|
||||||
|
<&usb_dp_qmpphy QMP_USB43DP_DP_VCO_DIV_CLK>,
|
||||||
|
<0>, /* dp1 */
|
||||||
|
<0>,
|
||||||
|
<0>, /* dp2 */
|
||||||
|
<0>,
|
||||||
|
<0>, /* dp3 */
|
||||||
|
<0>;
|
||||||
|
power-domains = <&rpmhpd RPMHPD_MMCX>;
|
||||||
|
#clock-cells = <1>;
|
||||||
|
#reset-cells = <1>;
|
||||||
|
#power-domain-cells = <1>;
|
||||||
|
};
|
||||||
|
|
||||||
pdc: interrupt-controller@b220000 {
|
pdc: interrupt-controller@b220000 {
|
||||||
compatible = "qcom,sar2130p-pdc", "qcom,pdc";
|
compatible = "qcom,sar2130p-pdc", "qcom,pdc";
|
||||||
reg = <0x0 0x0b220000 0x0 0x30000>, <0x0 0x174000f0 0x0 0x64>;
|
reg = <0x0 0x0b220000 0x0 0x30000>, <0x0 0x174000f0 0x0 0x64>;
|
||||||
|
|||||||
Reference in New Issue
Block a user